台湾专利TW201301464A 層積型半導體裝置及其製造方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明之實施形態之層積型半導體裝置係包含：第1半導體晶片，其具有第1凸塊電極；及第2半導體晶片，其具有第2凸塊電極。第1及第2半導體晶片係一邊使凸塊電極彼此連接一邊層積。於第1及第2半導體晶片中至少一者設置有止擋用突起與接著用突起。止擋用突起係以非接著狀態接觸第1及第2半導體晶片之另一者。接著用突起係接著於第1及第2半導體晶片。
公开号:TW201301464A
申请号:TW101118423
申请日:2012-05-23
公开日:2013-01-01
发明作者:Satoshi Tsukiyama；Masatoshi Fukuda；Hiroshi Watabe；Keita Mizoguchi；Naoyuki Komuta
申请人:Toshiba Kk；
IPC主号:H01L24-00

专利说明:
層積型半導體裝置及其製造方法
本文揭示之實施形態係關於一般層積型半導體裝置及其製造方法。
為實現半導體裝置之小型化或多功能化，令具有複數個半導體晶片層積於一個封裝體內並密封之SiP(System in Package系統級封裝)構造之半導體裝置已實用化。對SiP構造之半導體裝置，要求有高速收發半導體晶片間的電性訊號。此種情形下，半導體晶片間之電性連接係使用微凸塊。微凸塊係例如具有5~50 μm左右之直徑，且以10~100 μm左右之間距形成於半導體晶片表面。
使用微凸塊連接半導體晶片之間時，係使設置於上下半導體晶片之凸塊彼此經位置對準後，一邊施加熱一邊壓著上下半導體晶片，而使凸塊彼此連接。為提高連接可靠性等，於上下半導體晶片之間隙內，填充底部填充樹脂。在凸塊連接時，若晶片之間隙過度減小，則會造成凸塊過度壓潰或隨之發生短路。因此，要求維持上下半導體晶片之間隙。再者，若凸塊連接後於半導體晶片上產生翹曲，則有於晶片間產生接觸不良(接通不良)之虞。故，要求提高填充底部填充樹脂前之半導體晶片間之連接強度。
本發明之課題係在層積型半導體裝置中，提高填充底部填充樹脂前之半導體晶片間之連接強度。
根據一實施形態，係提供一種層積型半導體裝置，其包含：第1半導體晶片，其係具有包含第1連接區域、及除上述第1連接區域外之第1非連接區域之第一表面；第2半導體晶片，其係包含與上述第1連接區域對向之第2連接區域、及除上述第2連接區域外之第2非連接區域之第2表面，且層積於上述第1半導體晶片上；第1凸塊連接部，其以電性連接上述第1半導體晶片與上述第2半導體晶片之方式，設置於上述第1表面之上述第1連接區域與上述第2表面之上述第2連接區域之間；止擋用突起，其局部設置於上述第1表面之上述第1非連接區域及上述第2表面之上述第2非連接區域中至少一區域內，且以非接著狀態，與上述第1非連接區域及上述第2非連接區域之另一區域接觸；接著用突起，其局部設置於上述第1表面之上述第1非連接區域與上述第2表面之上述第2非連接區域之間，且接著於上述第1及第2表面；及底部填充樹脂，其填充於上述第1半導體晶片之上述第1表面與上述第2半導體晶片之上述第2表面之間隙。 (第1實施形態)
參照圖式，對第1實施形態之層積型半導體裝置及其製造方法加以說明。圖1係顯示第1實施形態之層積型半導體裝置之圖。圖2A至圖2C、圖3A至圖3C、及圖4係顯示第1實施形態之層積型半導體裝置之製造步驟之圖。層積型半導體裝置1係包含第1半導體晶片2與第2半導體晶片3。第1半導體晶片2之上表面(第1表面)2a具有第1連接區域，且於第1連接區域內形成有第1凸塊電極4。
第2半導體晶片3之下表面(第2表面)3a具有與第1連接區域對向之第2連接區域，且於第2連接區域內形成有第2凸塊電極5。第2半導體晶片3將第2凸塊電極5與第1凸塊電極4連接，同時層積於第1半導體晶片2上。即，第1半導體晶片2與第2半導體晶片3係經由第1凸塊電極4與第2凸塊電極5之連接體(凸塊連接部)6而電性且機械性連接。所謂連接區域意指半導體晶片2、3之表面2a、3a中凸塊電極4、5之形成區域。凸塊電極4、5意指形成將第1半導體晶片2與第2半導體晶片3電性及機械性連接之凸塊連接部之電極。
於第1及第2半導體晶片2、3兩者上形成凸塊電極4、5時，作為凸塊電極4、5之構成係例示有焊料/焊料、Au/焊料、焊料/Au、Au/Au等組合。作為形成凸塊電極4、5之焊料係例示有包含將Cu、Ag、Bi、In等添加於Sn中之Sn合金之無Pb焊料。作為無Pb焊料之具體例係例舉有Sn-Cu合金、Sn-Ag合金、Sn-Ag-Cu合金等。形成凸塊電極4、5之金屬亦可以Cu、Ni、Sn、Pd、Ag等替代Au。該等金屬並非限定於單層膜，亦可使用複數金屬之層積膜。作為凸塊電極4、5之形狀係例舉有半球狀或柱狀等突起形狀，亦可成如焊墊之平坦形狀。作為凸塊電極4、5之組合係例舉有突起體彼此之組合、及突起體與平坦體之組合等。
第1半導體晶片2之上表面2a中除第1連接區域外之區域(第1非連接區域)、及第2半導體晶片3之下表面3a中除第2連接區域外之區域(第2非連接區域)之至少一區域中，以使第1半導體晶片2與第2半導體晶片3間之間隙(間距)成為所設定之凸塊電極4、5之連接高度(凸塊連接部6之設定高度)之方式，局部設置止擋用突起7。即，在壓著第1半導體晶片2與第2半導體晶片3時，因該等間隙(間距)被止擋用突起7所限定，故可抑制凸塊連接部6過度壓潰或凸塊電極4、5間之接觸不良(接通不良)等發生。止擋用突起7之前端係以非接著狀態，與第1非連接區域及第2非連接區域之另一區域接觸。
再者，第1半導體晶片2之上表面2a中第1非連接區域、及第2半導體晶片3之下表面3a中第2非連接區域之至少一區域中，局部設置有接著用突起8，以在第1凸塊電極4與第2凸塊電極5連接時強化第1半導體晶片2與第2半導體晶片3之連接狀態。設置於第1及第2非連接區域之至少一區域中之接著用突起8係接著於第1及第2非連接區域之另一區域。接著用突起8係局部設置於第1非連接區域與第2非連接區域之間，且分別接著於第1半導體晶片2之上表面2a與第2半導體晶片3之下表面3a。
經由凸塊連接部6連接之第1半導體晶片2與第2半導體晶片3間之間隙內，填充有底部填充樹脂9。藉由於第1半導體晶片2之第1非連接區域與第2半導體晶片3之第2非連接區域間設置接著用突起8，可提高填充底部填充樹脂9之前之第1半導體晶片2與第2半導體晶片3之連接強度。即，第1半導體晶片2與第2半導體晶片3在填充底部填充樹脂9以前，除了第1凸塊電極4與第2凸塊電極5之連接部6以外，亦藉由接著用突起8連接。因此，可提高填充底部填充樹脂9前之連接強度。
設置於第1半導體晶片2之凸塊電極4與設置於第2半導體晶片3之凸塊電極5係例如藉由邊加熱邊壓著而連接。半導體晶片2、3之表面上，設置有如聚醯亞胺樹脂膜之有機絕緣膜作為通常保護膜。相對於構成半導體晶片2、3之矽基板之熱膨脹係數為3 ppm左右，聚醯亞胺樹脂之熱膨脹係數大如35 ppm左右。因此，半導體晶片2、3上容易產生翹曲，尤其有半導體晶片2、3之厚度越薄翹曲量越大之傾向。故，在連接凸塊電極4、5時，或在連接後，半導體晶片2、3之翹曲會致使凸塊電極4、5之連接部6斷裂。
圖5係顯示半導體晶片之厚度與常溫下半導體晶片之翹曲量關係之一例。此處，顯示1邊長度為12 mm之半導體晶片之單體之模擬翹曲量。如圖5所示，半導體晶片2、3之厚度越薄翹曲量越大。若半導體晶片2、3產生較大翹曲，則有致使連接第1晶片電極4與第2晶片電極5之凸塊連接部6斷裂之虞。半導體晶片2、3之厚度為100 μm之情形時之不良發生率為0%，90 μm時之不良發生率為10%，80 μm時之不良發生率為30%。對此，若半導體晶片2、3之厚度為70 μm，則不良發生率幾乎為100%。
對於該點，除利用凸塊連接部6以外亦藉由接著用突起8連接第1半導體晶片2與第2半導體晶片3，可提高第1半導體晶片2與第2半導體晶片3之連接強度。因而，可抑制藉由熱壓著或回焊等連接凸塊後(填充底部填充樹脂9前)之半導體2、3之翹曲。從而，可抑制因半導體晶片2、3之翹曲而使填充底部填充樹脂9前之第1凸塊電極4與第2凸塊電極5之凸塊連接部6破裂。藉此，可抑制連接不良之發生。
半導體晶片2、3之厚度越薄，越容易因半導體晶片2、3之翹曲使凸塊連接部6破裂。實施形態之層積型半導體裝置1在使用厚度為100 μm以下之半導體晶片2、3時有效，進而在使用厚度為70 μm以下之半導體晶片2、3時效果更佳。再者，在凸塊電極4、5之形成面積較小時亦有效。因此，層積型半導體裝置1在凸塊電極4、5之形成面積相對於半導體晶片2、3之表面2a、3a之比例為5%以下時有效，進而在1%以下時更有效果。
層積型半導體裝置1在使用直徑60 μm以下之凸塊電極4、5時有效，進而在使用直徑為40 μm以下之凸塊電極4、5時更有效果。考慮到連接穩定性等，凸塊電極4、5之直徑較好為5 μm以上。下述其他實施形態之層積型半導體裝置亦相同。第1凸塊電極4之直徑與第2凸塊電極5之直徑可大致相同，亦可不同。例如，在第2凸塊電極5作成突起形狀，第1凸塊電極4作成焊墊形狀時，藉由使第1凸塊電極4之直徑較第2凸塊電極5更大，可提高第2凸塊電極5對於第1凸塊電極4之連接性。
再者，接著用突起8因係局部設置於半導體晶片2、3之間，故可提高第1半導體晶片2與第2半導體晶片3之位置對準精度、或第1凸塊電極4與第2凸塊電極5之連接性。將兼具接著功能與封裝功能之熱硬化性絕緣樹脂層配置於半導體晶片間隙全體內之方法中，在第1半導體晶片與第2半導體晶片之位置對準時，降低了對準標記之檢測精度。微凸塊之形成間距越窄，越要求位置對準精度更高。層積型半導體裝置1中，因接著用突起8並未覆蓋對準標記而係局部設置，故可提高對準標記之檢測精度，並可進一步提高位置對準精度。
配置於半導體晶片間隙全體內之熱硬化性絕緣樹脂層有咬入第1凸塊電極與第2凸塊電極間之虞，與之相對，局部設置之接著用突起8並無降低凸塊電極4、5間連接性之虞。因此，可提高第1凸塊電極4與第2凸塊電極5之連接性。再者，配置於半導體晶片間隙全體內之熱硬化性絕緣樹脂層在半導體晶片間之連接時或接著時容易夾帶氣孔。因發生於連接區域之氣孔會使凸塊連接部出現未被樹脂覆蓋之狀態，故有致使電極間發生短路之虞。層積型半導體裝置1中，一邊使用接著用突起8提高半導體晶片2、3間之連接強度，一邊連接凸塊電極4、5，並於其上填充底部填充樹脂9。據此，能以確實覆蓋之狀態封裝凸塊連接部6。從而可提高層積型半導體裝置1之可靠性。
上述層積型半導體裝置1係例如以如下之方式製作。參照圖2A至圖2C、圖3A至圖3C、及圖4，對層積型半導體裝置1之製造步驟加以說明。如圖2A所示，準備具有第1凸塊電極4之第1半導體晶片2與具有第2凸塊電極5之第2半導體晶片3。在圖2A中，止擋用突起7係形成於第2半導體晶片3之下表面3a中第2非連接區域內。接著用突起8係形成於第1半導體晶片2之上表面2a中第1非連接區域內。止擋用突起7及接著用突起8只要形成於第1及第2非連接區域之至少一者內即可，例如亦可形成於兩者區域內。
止擋用突起7較好以例如聚醯亞胺樹脂、酚樹脂、環氧樹脂、及苯并環丁烯樹脂等形成。接著用突起8較好以例如環氧樹脂、聚醯亞胺樹脂、丙烯酸樹脂、酚樹脂等熱硬化性樹脂形成。止擋用突起7或接著用突起8可應用微影技術形成，亦可利用塗佈機之塗布技術形成。接著用突起8亦可藉由薄膜之接著而形成。塗布液狀之熱硬化性樹脂組合物並形成接著用突起8之情形，較好在接著半導體晶片2、3前預先使其成半硬化狀態。或較好使用快速硬化型材料來縮短半導體晶片2、3之接著、連接時之時間。
圖3顯示止擋用突起7及接著用突起8之配置例。圖3A係顯示第1半導體晶片2之上表面(凸塊電極形成面)2a。圖3B係顯示第2半導體晶片3之下表面(凸塊電極形成面)3a。凸塊電極4、5係分別配置於半導體晶片2、3之表面2a、3a之中央附近，止擋用凸塊7係配置於包含其周邊之第2半導體晶片3之表面全面上。接著用突起8係配置於止擋用突起7之間等。圖4顯示第1半導體晶片2與第2半導體晶片3組合狀態之止擋用突起7與接著用突起8之配置。
雖然圖3中顯示具有與直徑為20~1000 μm左右之止擋用突起7相同形狀之接著用突起8，但接著用突起8之形狀並非限定於此。藉由塗布液狀樹脂或薄膜之接著等而形成接著用突起8時，較好具有一定程度之面積。如圖6B所示，在配置止擋用突起7時，並非配置於第2半導體晶片3之表面全體，而係形成一部分空白區域(止擋用突起7之未配置區域)。而且如圖6A所示，於對應於止擋用突起7之未配置區域之區域內配置接著用突起8。圖7係顯示止擋用突起7與接著用突起8組合後之配置。藉由應用此種配置，可提高利用塗布液狀樹脂或薄膜接著等之接著用突起8之形成性。圖6A、圖6B及圖7係顯示在半導體晶片2、3之四角落亦配置有凸塊電極4、5之構造。
如圖2A所示，於載置於平臺11上且被吸附保持之第1半導體晶片2上，配置由吸附頭12所保持之第2半導體晶片3。以省略圖示之照相機等檢測第1及第2半導體晶片2、3之對準標記，使第2半導體晶片3對於第1半導體晶片2進行位置對準。繼而，如圖2B所示，以止擋用突起7維持半導體晶片2、3之間隙，且以凸塊電極4、5之連接溫度以上、且為構成接著用突起8之熱硬化性樹脂之硬化溫度以上之溫度，邊加熱邊壓著第1半導體晶片2及第2半導體晶片3。藉由此種熱壓著步驟連接第1凸塊電極4與第2凸塊電極5，同時使接著用突起8接著於第1及第2半導體晶片2、3之表面2a、3a。凸塊電極4、5之連接溫度在凸塊電極4、5之至少一者係以焊料形成時，為焊料熔點以上之溫度。
第1凸塊電極4與第2凸塊電極5之連接步驟亦可事先在未達凸塊電極4、5之連接溫度，且為構成接著用突起8之熱硬化性樹脂開始硬化並展現接著性之溫度及時間以上，將第1凸塊電極4與第2凸塊電極5暫時固定後，一邊加熱至凸塊電極4、5之連接溫度以上之溫度，一邊壓著而實施。或亦可在將第1凸塊電極4與第2凸塊電極5暫時固定後，藉由以凸塊電極4、5之連接溫度以上之溫度進行回焊，從而連接第1凸塊電極4與第2凸塊電極5。
接著用突起8係於例如第1凸塊電極4與第2凸塊電極5暫時固定後，藉由以構成接著用突起8之熱硬化性樹脂之硬化溫度以上之溫度進行固化處理，而接著於第1及第2半導體晶片2、3之表面2a、3a。固化處理步驟係在凸塊電極4、5之熱壓著或回焊步驟前實施。或亦可藉由以構成接著用突起8之熱硬化性樹脂之硬化溫度以上之溫度實施第1凸塊電極4與第2凸塊電極5之暫時固定，藉此在與凸塊電極4、5之暫時固定之同時，使接著用突起8接著於第1及第2半導體晶片2、3之表面2a、3a上。另，在一邊將溫度加熱至凸塊電極4、5之連接溫度且為構成接著用突起8之熱硬化性樹脂之硬化溫度以上，一邊壓著時，亦可輔助地實施接著用突起8之固化處理步驟、或凸塊電極4、5之熱壓著或回焊步驟。
隨後，如圖2C所示，藉由將底部填充樹脂9填充於第1半導體晶片2與第2半導體晶片3間之間隙並使其硬化，而製造層積型半導體裝置1。此處雖省略圖示，但層積型半導體裝置1係搭載於具有外部連接端子之配線基板或引線框架等電路基材上作為SiP構造之半導體裝置來使用。層積型半導體裝置1與電路基材之連接係藉由覆晶接合或打線接合等實施。
如上所述，在填充底部填充樹脂9前的階段中，由於第1半導體晶片2與第2半導體晶片3除利用凸塊連接部6連接以外，亦藉由接著用突起8連接，故可抑制熱壓著或回焊後之半導體晶片2、3翹曲。從而，可抑制因半導體晶片2、3之翹曲而使第1凸塊電極4與第2凸塊電極5之連接在填充底部填充樹脂9之前破裂。藉此，可抑制凸塊電極4、5間之連接不良(接通不良)之發生。
圖8A至圖8C係顯示層積型半導體裝置1之第2製造步驟。如圖8A所示，止擋用突起7之高度h較好低於第1凸塊電極4之高度H1與第2凸塊電極5之高度H2之合計高度(H1+H2)。藉由滿足此種條件(h<H1+H2)，可更確實連接第1凸塊電極4與第2凸塊電極5。如圖8B所示，使第2凸塊電極5接觸第1凸塊電極4。該階段中，止擋用突起7並未接觸於第1半導體晶片2之表面。再者，如圖8C所示，例如使第2凸塊電極5變形，直到止擋用突起7接觸到第1半導體晶片2之表面為止。
使第2凸塊電極5變形之步驟可為一邊加熱至第1凸塊電極4與第2凸塊電極5連接之溫度，一邊壓著之步驟，或亦可在使構成接著用突起8之熱硬化性樹脂開始硬化並展現出接著性之溫度及時間以上，將第1凸塊電極4與第2凸塊電極5暫時固定之步驟。將第1凸塊電極4與第2凸塊電極5暫時固定時，隨後實施一邊將溫度加熱至凸塊電極4、5之連接溫度以上一邊加壓之步驟或回焊步驟。藉由滿足上述條件(h<H1+H2)，可防止由止擋用突起7所維持之間隔變得過寬，且可防止第1凸塊電極4與第2凸塊電極5之連接不充分(凸塊電極4、5之接觸狀態變得不充分)。
如上所述，根據本實施形態，於層積型半導體裝置中，可提高填充底部填充樹脂前之半導體晶片間之連接強度。 (第2實施形態)
針對第2實施形態之層積型半導體裝置加以說明。圖9係顯示第2實施形態之層積型半導體裝置之圖。關於與第1實施形態相同之部分有時係附註同一符號並省略一部分說明。圖9所示之層積型半導體裝置20係具有使第1半導體晶片21、第2半導體晶片22、及第3半導體晶片23層積之構造。此處雖然針對層積第1至第3半導體晶片21、22、23之層積型半導體裝置20加以描述，但半導體晶片之層積數亦可為4層以上。該情形下，藉由重複第3半導體晶片23之層積步驟，可取得所需半導體晶片層積數之層積型半導體裝置。
第1半導體晶片21之上表面(第1表面)具有第1連接區域，且於第1連接區域內形成有第1凸塊電極4。第2半導體晶片22之下表面(第2表面)具有第2連接區域，且於第2連接區域內形成有第2凸塊電極5。第2半導體晶片22係使第2凸塊電極5與第1凸塊電極4連接，同時層積於第1半導體晶片21上。第1半導體晶片21與第2半導體晶片22與第1實施形態相同，係經由第1凸塊電極4與第2凸塊電極5之凸塊連接部6A而電性及機械性連接。
為了於第2半導體晶片22上層積第3半導體晶片23，故而第2半導體晶片22之上表面(第3表面)具有第3連接區域，且第3連接區域內設置有第3凸塊電極24。第2凸塊電極5與第3凸塊電極24係經由設置於第2半導體晶片22內之貫通電極(Through Silicon Via：TSV穿矽通孔)25A而電性連接。第3半導體晶片23之下表面(第4表面)具有第4連接區域，且於第4連接區域內形成第4凸塊電極26。第2半導體晶片22與第3半導體晶片23係經由第3凸塊電極24與第4凸塊電極26之凸塊連接部6B而電性及機械性連接。第4凸塊電極26係經由貫通電極(TSV)25B，與設置於第3半導體晶片23上表面之電極27電性連接。
第1半導體晶片21之上表面之第1非連接區域、及第2半導體晶片22之下表面之第2非連接區域之至少一區域中分別局部設置有第1止擋用突起7A及第1接著用突起8A。止擋用突起7A之前端以非接著狀態，與第1及第2非連接區域之另一區域接觸。設置於第1及第2非連接區域之至少一區域中之接著用突起8A係接著第1及第2非連接區域之另一區域中。接著用突起8A係局部設置於第1非連接區域與第2非連接區域之間，且分別接著於第1半導體晶片21之上表面與第2半導體晶片22之下表面。
同樣，第2半導體晶片22之上表面中之第3非連接區域、及第3半導體晶片23之下表面中之第4非連接區域之至少一區域中分別局部設置有第2止擋用突起7B及第2接著用突起8B。止擋用突起7B之前端係以非接著狀態與第3及第4非連接區域之另一區域接觸。設置於第3及第4非連接區域之至少一區域中之接著用突起8B係接著於第3及第4非連接區域之另一區域。接著用突起8B係局部設置於第3非連接區域與第4非連接區域之間，且分別接著於第2半導體晶片22之上表面與第3半導體晶片23之下表面。
如上所述，層積有3個半導體晶片21、22、23、或其以上之半導體晶片之情形，亦藉由以接著用突起8A、8B來提高底部填充樹脂填充前之半導體晶片間之連接強度，而可抑制熱壓著或回焊後之半導體晶片翹曲。從而，可抑制第1及第2凸塊電極4、5間、與第3及第4凸塊電極24、26間之連接不良(接通不良)。止擋用突起7A、7B及接著用突起8A、8B之形成材料、形成部位、配置形狀等均與第1實施形態相同。
第2實施形態之層積型半導體裝置20係例如作為如圖10所示之半導體封裝體30而使用。如圖10所示之半導體封裝體30中，層積型半導體裝置20係搭載於具有外部連接端子31與內部連接端子32之配線基板33上。配線基板33之內部連接端子32係經由形成於層積型半導體裝置20最上段之半導體晶片23上表面之再配線層34與接合線35，而與層積型半導體裝置20電性連接。配線基板33上形成有將層積型半導體裝置20與接合線35等一起密封之樹脂密封層36。
層積型半導體裝置20與配線基板33之電性連接亦可利用覆晶接合來實施。圖11係顯示將層積型半導體裝置20與配線基板32覆晶接合之狀態。為了使層積型半導體裝置20進行覆晶接合，而於第1半導體晶片21之下表面上設置有第5凸塊電極28。第5凸塊電極28與第1凸塊電極4係經由設置於第1半導體晶片21內之貫通電極(TSV)25C而電性連接。第1半導體晶片21係安裝於基板33上。基板33與第1半導體晶片21係經由設置於基板33之內部連接端子32上之第6凸塊電極29與第5凸塊電極28之連接體(凸塊連接部)6C而電性及機械性連接。
第1半導體晶片21之下表面之非連接區域、及基板33之表面之至少一區域中，分別局部設置有第3止擋用突起7C及第3接著用突起8C。止擋用突起7C之前端係以非接著狀態，與第1半導體晶片21之下表面之非連接區域及基板33之表面之另一區域接觸。設置於第1半導體晶片21之下表面之非連接區域及基板33表面之至少一區域上之接著用突起8C係接著於第1半導體晶片21之下表面之非連接區域及基板33之表面之另一區域。
圖12係顯示圖10所示之半導體封裝體30之變化例。構成層積型半導體裝置20之半導體晶片21~23係如NAND型快閃記憶體之記憶體晶片時，亦可於層積型半導體裝置20上搭載與如控制晶片或介面晶片之外部裝置之間進行資料通訊之半導體晶片37。半導體晶片37係透過焊料凸塊38與層積型半導體裝置20連接。層積型半導體裝置20係經由半導體晶片37或接合線35等與配線基板33電性連接。如圖13所示，層積型半導體裝置20亦可經由設置在位於層積順序最上段(紙面最下段)之半導體晶片37上之焊料凸塊39與配線基板33電性及機械性連接。
接著，對於第2實施形態之層積型半導體裝置20之製造步驟，參照圖14A至圖14F加以說明。圖14A至圖14F中雖然省略了平臺11與吸附頭12之圖示，但基本上係實施與第1實施形態相同之層積步驟。如圖14A所示，使具有第1凸塊電極4及第1接著用突起8A之第1半導體晶片21、與具有第2凸塊電極5及第1止擋用突起7A之第2半導體晶片22進行位置對準。如圖14B所示，在構成第1接著用突起8A之熱硬化性樹脂開始硬化並展現出接著性之溫度及時間以上，將第1凸塊電極4與第2凸塊電極5暫時固定。
繼而，如圖14C所示，於第2半導體晶片22之上表面之第3非連接區域內，形成第2接著用突起8B。第2接著用突起8B較好例如利用塗佈機之塗布或利用薄膜接著等而形成。如圖14D所示，將具有第4凸塊電極26與第2止擋用突起7B之第3半導體晶片23對於第2半導體晶片22進行位置對準。如圖14E所示，在構成接著用突起8A、8B之熱硬化性樹脂開始硬化並展現出接著性之溫度及時間以上，將第3凸塊電極24與第4凸塊電極26暫時固定。
一邊以凸塊電極4、5、24、25之連接溫度以上且構成接著用突起8A、8B之熱硬化性樹脂之硬化溫度以上之溫度，加熱第1至第3半導體晶片21、22、23之層積體，一邊壓著。藉由熱壓著晶片層積體，而連接第1凸塊電極4與第2凸塊電極5、及第3凸塊電極24與第4凸塊電極26，同時令第1接著用突起8A接著於第1及第2半導體晶片2、3之表面上，進而使第2接著用突起8B接著於第2及第3半導體晶片3、25之表面。此處，對同時實施凸塊電極間之連接與接著用突起之硬化之情形加以說明，但亦可在不同步驟實施接著用突起之硬化與凸塊電極間之連接。
接著用突起之硬化步驟(固化步驟)係例如將第1凸塊電極4與第2凸塊電極5經暫時固定，且第3凸塊電極24與第4凸塊電極26經暫時固定之晶片層積體配置於烘箱內之後，藉由加熱至構成接著用突起8A、8B之熱硬化性樹脂之硬化溫度以上之溫度而實施。藉由對晶片層積體進行熱處理，使接著用突起8A、8B硬化，而以接著用突起8A使第1半導體晶片21與第2半導體晶片22之間接著，且以接著用突起8B使第2半導體晶片22與第3半導體晶片23之間接著。
接著用突起8A、8B之固化處理亦可與凸塊電極之暫時固定同時實施。該情形下，凸塊電極之暫時固定係在構成接著用突起8A、8B之熱硬化性樹脂之硬化溫度以上之溫度實施。接著用突起8A、8B之固化步驟中，若接著用突起8A、8B之硬化反應不充分，則由於接著用突起8A、8B與半導體晶片21、22、23之接著不充分故而造成剝離，而有凸塊電極部6斷裂，並發生連接不良之虞。因此，較好在維持接著性之範圍內，使接著用突起8A、8B充分硬化。
繼而，使以接著用突起8A、8B接著半導體晶片間之晶片層積體，於凸塊電極之連接溫度以上之溫度進行壓著或回焊。壓著步驟係藉由一邊加熱接著用突起8A、8B經硬化之晶片層積體，一邊壓著而實施。應用回焊步驟時，將以接著用突起8A、8B接著半導體晶片間之晶片層積體配置於回焊爐內。藉由設於還原性環境之狀態下，將回焊爐內之溫度加熱至凸塊電極之連接溫度以上，藉此連接第1凸塊電極4與第2凸塊電極5，並連接第3凸塊電極24與第4凸塊電極26。回焊步驟較好在還原性環境中進行。藉此，可一邊去除凸塊電極之表面氧化膜，一邊獲得凸塊連接部。
如圖14F所示，於第1半導體晶片21與第2半導體晶片22之間隙、及第2半導體晶片22與第3半導體晶片23之間隙內分別填充底部填充樹脂9並使其硬化。藉此，製造第2實施形態之層積型半導體裝置20。在層積3個或3個以上之半導體晶片時，藉由以接著用突起8A、8B提高填充底部填充樹脂9前之半導體晶片間之連接強度，可抑制熱壓著或回焊後之半導體晶片之翹曲。從而，可抑制第1及第2凸塊電極4、5間、與第3及第4凸塊電極24、26間之連接不良(接通不良)。
層積第1至第3之半導體晶片21、22、23時，較好最上段之半導體晶片23加熱至凸塊電極連接溫度以上之溫度並壓著。其以外之半導體晶片21、22則加熱至未達凸塊電極之連接溫度之溫度並壓著。藉此提高晶片層積體之強度。若以凸塊電極之連接溫度以上之溫度對所有半導體晶片21、22、23進行壓著，則對半導體晶片21、22、23之熱負荷增大。藉由僅對最上段之半導體晶片23，加熱至凸塊電極之連接溫度以上之溫度並壓著，可降低對半導體晶片21、22、23之熱負荷，且提高晶片層積體強度。
藉由以凸塊電極連接溫度以上之溫度對最上段之半導體晶片23進行熱壓著，而連接第1凸塊電極4與第2凸塊電極5、及第3凸塊電極24與第4凸塊電極26之間。該情形下，亦可與半導體晶片23之熱壓著步驟另外實施上述接著用突起8A、8B之固化處理步驟、進而實施晶片層積體之壓著或回焊步驟亦可。且，並非將應用在凸塊電極之連接溫度以上之溫度對所有半導體晶片21、22、23進行壓著之步驟者除外。
如圖12所示之半導體封裝體，在第1至第3半導體晶片21、22、23與最上段之半導體晶片37之尺寸不同之情形、或在凸塊電極之排列不同之情形下，較好將第3半導體晶片23及最上段之半導體晶片37分別一邊加熱至凸塊電極之連接溫度以上之溫度一邊壓著。其以外之半導體晶片21、22係一邊加熱至未達凸塊電極之連接溫度之溫度，一邊壓著。
如上所述，根據本實施形態，在層積型半導體裝置中，可提高填充底部填充樹脂前之半導體晶片間之連接強度。 (第3實施形態)
關於第3實施形態之層積型半導體裝置之構成與製造步驟，參照圖15及圖16A至圖16C加以說明。第3實施形態之層積型半導體裝置40係具有止擋兼接著用突起41，用以取代第1及第2實施形態之止擋用突起7及接著用突起8。與第1及第2實施形態相同之部分有時係附註同一符號並省略一部分說明。
如圖15所示之層積型半導體裝置40係包含：第1半導體晶片2，其具有止擋兼接著用突起41及第1凸塊電極4；及第2半導體晶片3，其具有第2凸塊電極5。第1半導體晶片2與第2半導體晶片3係經由第1凸塊電極4與第2凸塊電極5之連接體(凸塊連接部6)而電性及機械性連接。止擋兼接著用突起41係局部設置於第1半導體晶片2之上表面(第1表面)2a之非連接區域內，且分別接著於第1半導體晶片2之上表面2a與第2半導體晶片3之下表面3a。於第1半導體晶片2與第2半導體晶片3間之間隙填充底部填充樹脂。
設置於第1半導體晶片2之上表面2a之止擋兼接著用突起41係在壓著第1半導體晶片2與第2半導體晶片3時，保持該等間隙(間距)，且於加熱時接著第2半導體晶片3之下表面3a者。因此，與使用止擋用突起7及接著用突起8之第1實施形態相同，可一邊維持壓著時第1半導體晶片2與第2半導體晶片3間之間隙(間距)，一邊提高填充底部填充樹脂前之第1半導體晶片2與第2半導體晶片3之連接強度。藉此，可提高凸塊電極4、5間之連接可靠性。
止擋兼接著用突起41係使用例如具有感光性及熱硬化性之樹脂(例如含有感光劑之熱硬化性樹脂/感光性接著劑樹脂等)而形成。依據感光性及熱硬化性樹脂，因在突起41之形成階段中，藉由紫外線等照射而硬化，故可發揮止擋之功能。再者，因加熱時之熱硬化，故而使第1及第2半導體晶片2、3之表面強固地接著，而發揮作為接著劑(接著用突起)之功能。止擋兼接著用突起41並非限定於以具有感光性及熱硬化性之樹脂來形成，例如亦可於耐熱樹脂製突起之前端形成接著劑層者。藉此，同樣可獲得止擋功能與接著功能。止擋兼接著用突起41亦可設置於第2半導體晶片3之下表面3a。
第3實施形態之層積型半導體裝置40係例如以下述方式製作。如圖16A所示，準備具有第1凸塊電極4與止擋兼接著用突起41之第1半導體晶片2、及具有第2凸塊電極5之第2半導體晶片3。於圖17A、圖17B及圖18顯示止擋兼接著用突起41之配置例。圖17A係顯示第1半導體晶片2之上表面(凸塊電極形成面)2a。圖17B係顯示第2半導體晶片3之下表面(凸塊電極形成面)3a。圖18係顯示第1半導體晶片2與第2半導體晶片3之組合狀態。止擋兼接著用突起41係配置在包含半導體晶片2中央附近存在之凸塊電極4之周圍之第1半導體晶片2之表面全體上。
其次，與第1實施形態相同，使第1半導體晶片2與第2半導體晶片3進行位置對準。如圖16B所示，一邊以止擋兼接著用突起41維持間隙，一邊壓著第1半導體晶片2與第2半導體晶片3並加熱。藉由此種熱壓著步驟，連接第1凸塊電極4與第2凸塊電極5，同時使止擋兼接著用突起41接著於第1及第2半導體晶片2、3之表面2a、3a。
第1凸塊電極4與第2凸塊電極5之連接步驟亦可預先在未達凸塊電極4、5之連接溫度且為構成止擋兼接著用突起41之熱硬化性樹脂開始硬化並展現出接著性之溫度及時間以上，使第1凸塊電極4與第2凸塊電極5暫時固定，繼而以構成止擋兼接著用突起41之熱硬化性樹脂之硬化溫度以上之溫度進行固化處理後，一邊加熱溫度至凸塊電極4、5之連接溫度以上，一邊壓著而實施。或替代熱壓著步驟，使用回焊步驟亦可。止擋兼接著用突起41之固化處理亦可與凸塊電極4、5之暫時固定同時實施。
隨後，如圖16C所示，藉由將底部填充樹脂9填充於第1半導體晶片2與第2半導體晶片3間之間隙並使其硬化，而製造層積型半導體裝置40。在填充底部填充樹脂9之前的階段中，由於第1半導體晶片2與第2半導體晶片3除了以凸塊連接部6連接以外，亦藉由止擋兼接著用突起41予以連接，故可抑制熱壓著或回焊後之半導體晶片2、3之翹曲。從而，可抑制因半導體晶片2、3之翹曲而在填充底部填充樹脂9之前使第1凸塊電極4與第2凸塊電極5之連接破裂所致之連接不良(接通不良)之發生。
在層積3個以上之半導體晶片之情形中，只要重複實施半導體晶片之層積步驟即可。圖19係顯示層積3個半導體晶片21、22、23而構成之層積型半導體裝置42。此種層積型半導體裝置42係例如以下述方式製作。首先，使具有第1凸塊電極4之第1半導體晶片21、與具有第2凸塊電極5及第1止擋兼接著用突起41A之第2半導體晶片22進行位置對準。止擋兼接著用突起41之高度較好低於第1凸塊電極4與第2凸塊電極5之合計高度。第2半導體晶片22之上表面上預先設置有第2凸塊電極24。
使第1凸塊電極4與第2凸塊電極5接觸，進而使凸塊電極4、5變形直到止擋兼接著用突起41A接觸到第2半導體晶片22為止。將第1凸塊電極4與第2凸塊電極5暫時固定。層積半導體晶片21、22時之溫度較好未達凸塊電極4、5之連接溫度，且為構成止擋兼接著用突起41A之熱硬化性樹脂開始硬化並展現出接著性之溫度以上。藉此，可軟化凸塊電極4、5，且容易以低荷重變形，同時可由止擋兼接著用突起41A展現接著性。但，若加熱溫度過高，則有止擋兼接著用突起41A之硬化反應過度劇烈之虞。較好考慮到該點而設定溫度。
使具有第4凸塊電極26與第2止擋兼接著用突起41B之第3半導體晶片23與第2半導體晶片22進行位置對準後，將第3凸塊電極24與第4凸塊電極25暫時固定。凸塊電極24、25之暫時固定步驟係在與凸塊電極4、5之暫時固定步驟相同條件下實施。或，亦可為如第2實施形態中說明之方式，僅最上段之半導體晶片23之層積步驟在凸塊電極之連接溫度以上之溫度實施。藉此，提高晶片層積體之接著強度。
一邊將第1至第3半導體晶片21、22、23之層積體，加熱至凸塊電極之連接溫度以上，且為構成止擋兼接著用突起41A、41B之熱硬化性樹脂之硬化溫度以上之溫度，一邊壓著。藉此，使第1凸塊電極4與第2凸塊電極5、及第3凸塊電極24與第4凸塊電極26連接，同時使第1及第2止擋兼接著用突起41A、41B接著於對向之半導體晶片21、22表面。之後，在第1半導體晶片21與第2半導體晶片22之間隙、及第2半導體晶片22與第3半導體晶片23之間隙，分別填充底部填充樹脂並使其硬化。
此處，雖對同時實施凸塊電極間之連接與止擋兼接著用突起41A、41B之硬化之情形加以說明，但亦可在不同步驟實施止擋兼接著用突起之硬化與凸塊電極間之連接。止擋兼接著用突起41A、41B之固化步驟係例如將第1凸塊電極4與第2凸塊電極5經暫時固定，且第3凸塊電極24與第4凸塊電極26經暫時固定之晶片層積體，配置於烘箱內之後，藉由加熱至為構成止擋兼接著用突起41A、41B之熱硬化性樹脂之硬化溫度以上而實施。止擋兼接著用突起41A、41B之固化處理亦可與凸塊電極之暫時固定同時實施。該情形下，凸塊電極之暫時固定係在為構成止擋兼接著用突起41A、41B之熱硬化性樹脂之硬化溫度以上之溫度實施。
繼而，將以止擋兼接著用突起41A、41B接著半導體晶片間之晶片層積體，於凸塊電極之連接溫度以上之溫度進行壓著或回焊。壓著步驟及回焊步驟係如第2實施形態所述。止擋兼接著用突起41A、41B之固化步驟中，若止擋兼接著用突起41A、41B之硬化反應不充分，則由於止擋兼接著用突起41A、41B與半導體晶片21、22、23之接著不充分故造成剝離，而有使凸塊電極部6斷裂並發生連接不良之虞。因此，較好在維持接著性之範圍內，使止擋兼接著用突起41A、41B充分硬化。
如上所述，根據本實施形態，可提高層積型半導體裝置中，填充底部填充樹脂前之半導體晶片間之連接強度。 (第4實施形態)
關於第4實施形態之層積型半導體裝置之構成，參照圖20A、圖20B、圖21、圖22A、圖22B、及圖23加以說明。第4實施形態之層積型半導體裝置係對第1及第2實施形態之接著用突起8、或第3實施形態之止擋兼接著用突起41，具有抑制底部填充樹脂滲出之功能者。另，該等以外之構成由於與第1至第3實施形態相同，故此處省略說明。
圖20A及圖20B係顯示具有抑制底部填充樹脂滲出功能之接著用突起8之配置例。圖20A係顯示第1半導體晶片2之上表面2a。圖20B係顯示第2半導體晶片3之下表面3a。圖21係顯示第1半導體晶片2與第2半導體晶片3之組合狀態。接著用突起8係沿半導體晶片2之對向2個外形邊，設置於半導體晶片2之外周區域。根據此種接著用突起8，可抑制底部填充樹脂從底部填充樹脂之注入邊及與該注入邊對向之邊以外滲出。
圖22A及圖22B係顯示具有抑制底部填充樹脂滲出之功能之止擋兼接著用突起41之配置例。圖22A係顯示第1半導體晶片2之上表面2a。圖22B係顯示第2半導體晶片3之下表面3a。圖23係顯示第1半導體晶片2與第2半導體晶片3之組合狀態。止擋兼接著用突起41係設置於半導體晶片2之外周區域與凸塊電極4之周邊。在半導體晶片2之外周區域中，止擋兼接著用突起41係沿除底部填充樹脂之注入邊以外之外形邊配置。根據此種止擋兼接著用突起41，可抑制底部填充樹脂從底部填充樹脂之注入邊以外滲出。
沿半導體晶片2之3個外形邊，配置止擋兼接著用突起41時，底部填充樹脂之填充例如利用在減壓下填充後釋壓至大氣壓之方法、或在減壓下或大氣壓下進行填充後於加壓下固化之方法來實施較為有效。該等方法係以壓力差壓潰填充時所產生之氣孔之方法。尤其，在如圖22A所示配置止擋兼接著用突起41時，可效率良好地施加壓力，而有效排除氣孔。如圖20A、圖20B及圖21所示之接著用突起8之配置亦可應用於止擋兼接著用突起41。如圖22A、圖22B及圖23所示之止擋兼接著用突起41之配置亦可應用於接著用突起8。
如上所述，根據本實施形態，可提高層積型半導體裝置中，填充底部填充樹脂前之半導體晶片間之連接強度。 (第5實施形態)
關於第5實施形態之層積型半導體裝置之構成與製造步驟，參照圖24、圖25A至圖25C、圖26A及圖26B加以說明。第5實施形態之層積型半導體裝置50係具備設置於止擋用突起7及接著用突起8之接觸面上、或設置於止擋兼接著用突起41之接觸面上之有機絕緣膜51。其以外之構成基本上與第1至第3實施形態相同。與第1至第3實施形態相同之部分有時附註同一符號並省略一部分說明。此處，主要針對使用止擋兼接著用突起41之層積型半導體裝置50加以說明，但應用於止擋用突起7及接著用突起8之情形亦相同。
如圖24所示，層積型半導體裝置50係包含：第1半導體晶片2，其具有第1凸塊電極4；及第2半導體晶片3，其具有第2凸塊電極5及止擋兼接著用突起41。第1半導體晶片2與第2半導體晶片3係經由第1凸塊電極4與第2凸塊電極5之凸塊連接部6而電性及機械性連接。止擋兼接著用突起41係局部設置於第2半導體晶片3之下表面3a之非連接區域內，且接著於第1半導體晶片2。於第1半導體晶片2與第2半導體晶片3之間，填充底部填充樹脂9。
第1半導體晶片2之上表面2a，亦有除第1凸塊電極4以外，亦形成有包含Al配線膜等之表面配線52之情況。由於表面配線52係根據所需圖案而形成，故有存在表面配線52之部分與不存在之部分。藉由表面配線52之有無，而於第1半導體晶片2之上表面2a產生1~2 μm左右之凹凸。若在配置於不存在表面配線52之部分之止擋兼接著用突起41與第1半導體晶片2之上表面2a之間產生間隙，則無法發揮作為止擋或接著劑之功能。因此，第5實施形態之層積型半導體裝置50中，第1半導體晶片2之上表面2a之非連接區域係以有機絕緣膜51所覆蓋。
藉由以有機絕緣膜51覆蓋第1半導體晶片2之上表面2a之非連接區域，可使止擋兼接著用突起41之接觸高度變得均一，可使所有止擋兼接著用突起41良好地發揮作為止擋及接著劑之功能。有機絕緣膜51係使用聚醯亞胺系樹脂或酚系樹脂等熱硬化性樹脂。有機絕緣膜51進而較好包含固化溫度為250℃以下之熱硬化性樹脂，例如低溫固化之聚醯亞胺系樹脂或酚系樹脂。有機絕緣膜51係藉由例如旋轉塗布之塗布步驟、及微影技術步驟與顯影步驟而形成。
有機絕緣膜51係形成於止擋兼接著用突起41之接著面。如圖24所示之層積型半導體裝置50中，止擋兼接著用突起41由於係事先設置於第2半導體晶片3之下表面3a，故有機絕緣膜51係設置於第1半導體晶片2之上表面2a之非連接區域內。將止擋兼接著用突起41設置於第1半導體晶片2上表面2a時，有機絕緣膜51係設置於第2半導體晶片3下表面3a之非連接區域內。使用止擋用突起7及接著用突起8來取代止擋兼接著用突起41之情形亦相同。有機絕緣膜51係設置在與形成有止擋用突起7或接著用突起8之晶片面對向之半導體晶片之面之非連接區域內。
有機絕緣膜51除了使止擋兼接著用突起41之接觸面高度均一，換言之，除了令接觸面平坦化之效果以外，亦具有提高止擋兼接著用突起41之接著可靠性之效果。相對於止擋兼接著用突起41具有例如80~200 ppm/℃左右之線膨脹係數，設置於半導體晶片2表面之無機絕緣膜之線膨脹係數例如為0.1~10 ppm/℃左右。因此，在未形成有機絕緣膜51時，因止擋兼接著用突起41與無機絕緣膜之熱膨脹差，容易產生剝離。相對於此，由於有機絕緣膜51之線膨脹係數為例如40~70 ppm/℃左右，故可減低止擋兼接著用突起41之熱膨脹差。從而，可抑制止擋兼接著用突起41之剝離。
有機絕緣膜51之線膨脹係數較止擋兼接著用突起41小時，可以有機絕緣膜51之膜厚之量，減少比其線膨脹係數更大之止擋兼接著用突起41之高度。從而，因減少了止擋兼接著用突起41之高度方向上之變動，故提高了止擋兼接著用突起41之接著可靠性。為減低止擋兼接著用突起41之高度，有機絕緣膜51除了形成於止擋兼接著用突起41之接著面(第1半導體晶片2之上表面2a)之外，亦形成於止擋兼接著用突起41之形成面上(第2半導體晶片3之下表面3a)亦為有效。使用止擋用突起7及接著用突起8來取代止擋兼接著用突起41之情形亦相同。
第5實施形態之層積型半導體裝置50係例如以下述方式製作。如圖25A所示，準備具有第1凸塊電極4之第1半導體晶片2、及具有第2凸塊電極5與止擋兼接著用突起41之第2半導體晶片3。圖26A及圖26B係顯示止擋兼接著用突起41及有機絕緣膜51之形成例。圖26A係顯示第1半導體晶片2之上表面2a。圖26B係顯示第2半導體晶片3之下表面3a。有機絕緣膜51係形成於第1半導體晶片2之上表面2a之非連接區域、亦即除凸塊電極4之形成位置以外之全體區域內。
第1半導體晶片2與第2半導體晶片3經位置對準後，如圖25B所示，令第1凸塊電極4與第2凸塊電極5接觸，進而使凸塊電極4、5變形直至止擋兼接著用突起41A接觸到有機絕緣膜51。將第1凸塊電極4與第2凸塊電極5暫時固定。一邊將第1及第2半導體晶片2、3之層積體，加熱至凸塊電極之連接溫度以上且為構成止擋兼接著用突起41A、41B之熱硬化性樹脂之硬化溫度以上之溫度，一邊壓著。藉由熱壓著晶片層積體，而連接第1凸塊電極4與第2凸塊電極5，同時令止擋兼接著用突起41接著於設置在第1半導體晶片上表面2a之有機絕緣膜51。亦可應用第1至第3實施形態加以說明之接著劑固化步驟與凸塊電極連接步驟之組合來取代晶片層積體之熱壓著步驟。
隨後，與上述第3實施形態同樣，藉由將底部填充樹脂填充於第1半導體晶片2與第2半導體晶片3間之間隙並使之硬化，而製造層積型半導體裝置50。此處雖然對層積2個半導體晶片2、3之情形加以說明，但層積3個或3個以上之半導體晶片之情形亦相同。層積3個或3個以上之半導體晶片時之構成係如第2及第3實施形態所示。使用止擋用突起7及接著用突起8來取代止擋兼接著用突起41時之構成係如第1及第2實施形態所示。
如上所述，根據本實施形態，可提高層積型半導體裝置中，填充底部填充樹脂前之半導體晶片間之連接強度。
另，第1至第5實施形態之構成係可分別加以組合並應用，且亦可進行部分置換。本發明雖對數個實施形態加以說明，但該等實施形態係僅作為例示而提示，並非意欲限定本發明之範圍。該等實施形態係可以其他各種形態加以實施，在未脫離本發明主旨之範圍內，亦可進行各種省略、置換、及變更。該等實施形態或其變形係涵蓋於本發明之範圍或主旨中，同時亦包含於專利申請範圍所記述之發明及其均等之範圍內。
1‧‧‧層積型半導體裝置
2‧‧‧第1半導體晶片
2a‧‧‧第1半導體晶片之上表面
3‧‧‧第2半導體晶片
3a‧‧‧第2半導體晶片之下表面
4‧‧‧第1凸塊電極
5‧‧‧第2凸塊電極
6‧‧‧凸塊連接部
6A‧‧‧凸塊連接部
6B‧‧‧凸塊連接部
6C‧‧‧凸塊連接部
7‧‧‧止擋用突起
7A‧‧‧第1止擋用突起
7B‧‧‧第2止擋用突起
7C‧‧‧第3止擋用突起
8‧‧‧接著用突起
8A‧‧‧第1接著用突起
8B‧‧‧第2接著用突起
8C‧‧‧第3接著用突起
9‧‧‧底部填充樹脂
11‧‧‧平臺
12‧‧‧吸附頭
20‧‧‧層積型半導體裝置
21‧‧‧第1半導體晶片
22‧‧‧第2半導體晶片
23‧‧‧第3半導體晶片
24‧‧‧第3凸塊電極
25A‧‧‧貫通電極
25B‧‧‧貫通電極
25C‧‧‧貫通電極
26‧‧‧第4凸塊電極
27‧‧‧電極
28‧‧‧第5凸塊電極
29‧‧‧第6凸塊電極
30‧‧‧半導體封裝體
31‧‧‧外部連接端子
32‧‧‧內部連接端子
33‧‧‧配線基板
34‧‧‧再配線層
35‧‧‧接合線
36‧‧‧樹脂密封層
37‧‧‧半導體晶片
38‧‧‧焊料凸塊
39‧‧‧焊料凸塊
40‧‧‧層積型半導體裝置
41‧‧‧止擋兼接著用突起
41A‧‧‧止擋兼接著用突起
41B‧‧‧第2止擋兼接著用突起
42‧‧‧層積型半導體裝置
50‧‧‧層積型半導體裝置
51‧‧‧有機絕緣膜
52‧‧‧表面配線
圖1係顯示第1實施形態之層積型半導體裝置之剖面圖。
圖2A至圖2C係顯示第1實施形態之層積型半導體裝置之第1製造步驟之剖面圖。
圖3A及圖3B係顯示第1實施形態之製造步驟中所使用之第1及第2半導體晶片之凸塊電極形成面之第1例之俯視圖。
圖4係顯示圖3A及圖3B所示之第1半導體晶片與第2半導體晶片組合狀態之俯視透視圖。
圖5係顯示半導體晶片之厚度與半導體晶片單體翹曲量之關係圖。
圖6A及圖6B係顯示第1實施形態之製造步驟中所使用之第1及第2半導體晶片之凸塊電極形成面之第2例之俯視圖。
圖7係顯示圖6A及圖6B所示之第1半導體晶片與第2半導體晶片組合狀態之俯視透視圖。
圖8A至圖8C係顯示第1實施形態之層積型半導體裝置之第2製造步驟之剖面圖。
圖9係顯示第2實施形態之層積型半導體裝置之剖面圖。
圖10係顯示使用圖9所示之層積型半導體裝置之半導體封裝體之剖面圖。
圖11係顯示圖10所示之半導體封裝體之第1變化例之剖面圖。
圖12係顯示圖10所示之半導體封裝體之第2變化例之剖面圖。
圖13係顯示圖10所示之半導體封裝體之第3變化例之剖面圖。
圖14A至圖14F係顯示第2實施形態之層積型半導體裝置之製造步驟之剖面圖。
圖15係顯示第3實施形態之層積型半導體裝置之剖面圖。
圖16A至圖16C係顯示第3實施形態之層積型半導體裝置之製造步驟之剖面圖。
圖17A及圖17B係顯示第3實施形態之製造步驟中所使用之第1及第2半導體晶片之凸塊電極形成面之俯視圖。
圖18係顯示圖17A及圖17B所示之第1半導體晶片與第2半導體晶片組合狀態之俯視透視圖。
圖19係顯示第3實施形態之層積型半導體裝置之其他例之剖面圖。
圖20A至圖20B係顯示第4實施形態之製造步驟中所使用之第1及第2半導體晶片之凸塊電極形成面之第1例之俯視圖。
圖21係顯示圖20A及圖20B所示之第1半導體晶片與第2半導體晶片組合狀態之俯視透視圖。
圖22A至圖22B係顯示第4實施形態之製造步驟中所使用之第1及第2半導體晶片之凸塊電極形成面之第2例之俯視圖。
圖23係顯示圖22A及圖22B所示之第1半導體晶片與第2半導體晶片組合狀態之俯視透視圖。
圖24係顯示第5實施形態之層積型半導體裝置之剖面圖。
圖25A至圖25C係顯示第5實施形態之層積型半導體裝置之製造步驟之剖面圖。
圖26A至圖26B係顯示第6實施形態之製造步驟中所使用之第1及第2半導體晶片之凸塊電極形成面之俯視圖。
1‧‧‧層積型半導體裝置
2‧‧‧第1半導體晶片
2a‧‧‧第1半導體晶片之上表面
3‧‧‧第2半導體晶片
3a‧‧‧第2半導體晶片之下表面
4‧‧‧第1凸塊電極
5‧‧‧第2凸塊電極
6‧‧‧凸塊連接部
7‧‧‧止擋用突起
8‧‧‧接著用突起
9‧‧‧底部填充樹脂

权利要求:
Claims (20)
[1] 一種層積型半導體裝置，其包含：第1半導體晶片，其具有包含第1連接區域、及除上述第1連接區域以外之第1非連接區域之第1表面；第2半導體晶片，其具有包含與上述第1連接區域對向之第2連接區域、及除上述第2連接區域以外之第2非連接區域之第2表面，且層積於上述第1半導體晶片上；第1凸塊連接部，其以電性連接上述第1半導體晶片與上述第2半導體晶片之方式，設置於上述第1表面之上述第1連接區域與上述第2表面之上述第2連接區域之間；止擋用突起，其局部設置於上述第1表面之上述第1非連接區域及上述第2表面之上述第2非連接區域之至少一區域中，且以非接著狀態與上述第1非連接區域及上述第2非連接區域之另一區域接觸；接著用突起，其局部設置於上述第1表面之上述第1非連接區域與上述第2表面之上述第2非連接區域之間，且接著於上述第1及第2表面；及底部填充樹脂，其填充於上述第1半導體晶片之上述第1表面與上述第2半導體晶片之上述第2表面之間之間隙。
[2] 如請求項1之層積型半導體裝置，其進而包含：第3半導體晶片，其層積於上述第2半導體晶片上，且上述第2半導體晶片具有包含第3連接區域、及除上述第3連接區域以外之第3非連接區域且與上述第2表面相反側之第3表面；上述第3半導體晶片具有包含與上述第3連接區域對向之第4連接區域、及除上述第4連接區域以外之第4非連接區域之第4表面，且係層積於上述第2半導體晶片上；上述第2半導體晶片與上述第3半導體晶片係藉由設置於上述第3表面之上述第3連接區域與上述第4表面之上述第4連接區域間之第2凸塊連接部而電性連接，於上述第2半導體晶片之上述第3表面、與上述第3半導體晶片之上述第4表面之間配置有止擋用突起，其係局部設置於上述第3表面之上述第3非連接區域及上述第4表面之上述第4非連接區域之至少一區域中，且以非接著狀態與上述第3非連接區域及上述第4非連接區域之另一區域接觸，於上述第3表面之上述第3非連接區域與上述第4表面之上述第4非連接區域之間，局部配置有接著於上述第3及第4表面之接著用突起，於上述第2半導體晶片之上述第3表面與上述第3半導體晶片之上述第4表面之間之間隙，填充有底部填充樹脂。
[3] 如請求項2之層積型半導體裝置，其中上述第3凸塊電極係經由設置於上述第2半導體晶片內之貫通電極與上述第2凸塊電極電性連接。
[4] 如請求項1之層積型半導體裝置，其中上述接著用突起係設置於上述第1表面之上述第1非連接區域及上述第2表面之上述第2非連接區域之至少一區域中，且於上述第1非連接區域及上述第2非連接區域之至少另一區域設置有有機絕緣膜。
[5] 如請求項1之層積型半導體裝置，其係進而包含基板，其具有具備連接端子之表面，且上.述第1半導體晶片具有包含第5連接區域、及除上述第5連接區域以外之第5非連接區域且與上述第1表面相反側之第5表面，且係安裝於上述基板上，上述基板與上述第1半導體晶片係藉由設置於上述第5表面之上述第5連接區域與上述基板之上述連接端子間之第3凸塊連接部而電性連接，上述基板之上述表面與上述第1半導體晶片之上述第5表面之間配置有止擋用突起，其係局部設置於上述第5表面之上述第5非連接區域及上述基板之上述表面之至少一區域中，且以非接著狀態與上述第5非連接區域及上述基板之上述表面之另一區域接觸，於上述基板之上述表面與上述第5表面之上述第5非連接區域之間，局部配置有接著於上述基板之上述表面及上述第5表面之接著用突起，於上述基板之上述表面與上述第1半導體晶片之上述第5表面之間之間隙，填充有底部填充樹脂。
[6] 一種層積型半導體裝置，其包含：第1半導體晶片，其具有包含第1連接區域、及除上述第1連接區域外之第1非連接區域之第1表面；第2半導體晶片，其具有包含與上述第1連接區域對向之第2連接區域、及除上述第2連接區域外之第2非連接區域之第2表面，且係層積於上述第1半導體晶片上；第1凸塊連接部，其以電性連接上述第1半導體晶片與上述第2半導體晶片之方式，設置於上述第1表面之上述第1連接區域與上述第2表面之上述第2連接區域之間；止擋兼接著用突起，其局部設置於上述第1表面之上述第1非連接區域及上述第2表面之上述第2非連接區域之至少一區域中，且接著於上述第1非連接區域及上述第2非連接區域之另一區域；及底部填充樹脂，其填充於上述第1半導體晶片之上述第1表面與上述第2半導體晶片之上述第2表面之間之間隙。
[7] 如請求項6之層積型半導體裝置，其進而包含：第3半導體晶片，其層積於上述第2半導體晶片上，上述第2半導體晶片具有包含第3連接區域、及除上述第3連接區域外之第3非連接區域且與上述第2表面為相反側之第3表面；上述第3半導體晶片具有包含與上述第3連接區域對向之第4連接區域、及除上述第4連接區域以外之第4非連接區域之第4表面，且係層積於上述第2半導體晶片上；上述第2半導體晶片與上述第3半導體晶片係藉由設置於上述第3表面之上述第3連接區域與上述第4表面之上述第4連接區域間之第2凸塊連接部而電性連接，上述第2半導體晶片之上述第3表面與上述第3半導體晶片之上述第4表面之間配置有止擋兼接著用突起，其係局部設置於上述第3表面之上述第3非連接區域及上述第4表面之上述第4非連接區域之至少一區域中，且接著於上述第3非連接區域及上述第4非連接區域之另一區域，於上述第2半導體晶片之上述第3表面與上述第3半導體晶片之上述第4表面之間之間隙，填充有底部填充樹脂。
[8] 如請求項7之層積型半導體裝置，其中上述第3凸塊電極係經由設置於上述第2半導體晶片內之貫通電極與上述第2凸塊電極電性連接。
[9] 如請求項6之層積型半導體裝置，其中上述止擋兼接著用突起係設置於上述第1表面之上述第1非連接區域及上述第2表面之上述第2非連接區域之至少一區域中，且於上述第1非連接區域及上述第2非連接區域之至少另一區域設置有有機絕緣膜。
[10] 如請求項6之層積型半導體裝置，其進而包含基板，其具有具備連接端子之表面，且上述第1半導體晶片係具有包含第5連接區域、及除上述第5連接區域以外之第5非連接區域且與上述第1表面相反側之第5表面，且係安裝於上述基板上，上述基板與上述第1半導體晶片係藉由設置於上述第5表面之上述第5連接區域與上述基板之上述連接端子間之第3凸塊連接部而電性連接，於上述基板之上述表面與上述第1半導體晶片之上述第5表面之間配置有止擋兼接著用突起，其係局部設置於上述第5表面之上述第5非連接區域及上述基板之上述表面之至少一區域中，且接著於上述第5非連接區域及上述基板之上述表面之另一區域，於上述基板之上述表面與上述第1半導體晶片之上述第5表面之間之間隙，填充有底部填充樹脂。
[11] 一種層積型半導體裝置之製造方法，其包含：準備具有包含第1連接區域、除上述第1連接區域以外之第1非連接區域、及設置於上述第1連接區域之第1凸塊電極之第1表面的第1半導體晶片之步驟；準備具有包含與上述第1連接區域對應之第2連接區域、除上述第2連接區域以外之第2非連接區域、及設置於上述第2連接區域之第2凸塊電極之第2表面的第2半導體晶片之步驟；於上述第1表面之上述第1非連接區域及上述第2表面之上述第2非連接區域之至少一區域中，局部形成止擋用突起及接著用突起、或止擋兼接著用突起之步驟；一邊使上述第1凸塊電極與上述第2凸塊電極進行位置對準，一邊將上述第2半導體晶片層積於上述第1半導體晶片上之步驟；一邊以上述止擋用突起或上述止擋兼接著用突起維持上述第1半導體晶片之上述第1表面與上述第2半導體晶片之上述第2表面間之間隙，一邊使上述第1凸塊電極與上述第2凸塊電極接觸並加熱，而連接上述第1凸塊電極與上述第2凸塊電極，同時使上述接著用突起或上述止擋兼接著用突起接著於上述第1非連接區域及上述第2非連接區域之另一區域之步驟；及將底部填充樹脂填充於上述第1半導體晶片之上述第1表面與上述第2半導體晶片之上述第2表面間之間隙之步驟。
[12] 如請求項11之層積型半導體裝置之製造方法，其中上述止擋用突起及上述接著用突起係形成於上述第1表面之上述第1非連接區域及上述第2表面之上述第2非連接區域之至少一區域中，上述止擋用突起係以非接著狀態與上述第1非連接區域及上述第2非連接區域之另一區域接觸，上述接著用突起係接著於上述第1非連接區域及上述第2非連接區域之另一區域。
[13] 如請求項11之層積型半導體裝置之製造方法，其中上述止擋兼接著用突起係形成於上述第1表面之上述第1非連接區域及上述第2表面之上述第2非連接區域之至少一區域中，上述止擋兼接著用突起係接著於上述第1非連接區域及上述第2非連接區域之另一區域。
[14] 如請求項11之層積型半導體裝置之製造方法，其中上述止擋用突起或上述止擋兼接著用突起係設置於上述第1表面之上述第1非連接區域及上述第2表面之上述第2非連接區域之至少一區域中，且於上述第1非連接區域及上述第2非連接區域之至少另一區域，設置有有機絕緣膜。
[15] 如請求項11之層積型半導體裝置之製造方法，其中上述第2半導體晶片係具有包含第3連接區域、除上述第3連接區域以外之第3非連接區域、及設置於上述第3連接區域之第3凸塊電極且與上述第2表面相反側之第3表面；上述第3凸塊電極係經由設置於上述第2半導體晶片內之貫通電極與上述第2凸塊電極電性連接。
[16] 如請求項15之層積型半導體裝置之製造方法，其進而包含：準備具有包含對應於上述第3連接區域之第4連接區域、除上述第4連接區域以外之第4非連接區域、及設置於上述第4連接區域之第4凸塊電極之第4表面的第3半導體晶片之步驟；於上述第3表面之上述第3非連接區域及上述第4表面之上述第4非連接區域之至少一區域中，局部形成止擋用突起及接著用突起、或止擋兼接著用突起之步驟；一邊使上述第3凸塊電極與上述第4凸塊電極進行位置對準，一邊將上述第3半導體晶片層積於上述第2半導體晶片上之步驟；一邊以上述止擋用突起或上述止擋兼接著用突起維持上述第2半導體晶片與上述第3半導體晶片間之間隙，一邊使上述第3凸塊電極與上述第4凸塊電極接觸並加熱，而連接上述第3凸塊電極與上述第4凸塊電極，同時使上述接著用突起或上述止擋兼接著用突起接著於上述第3非連接區域及上述第4非連接區域之另一區域的步驟；及將底部填充樹脂填充於上述第2半導體晶片之上述第3表面與上述第3半導體晶片之上述第4表面間之間隙之步驟。
[17] 如請求項16之層積型半導體裝置之製造方法，其中上述止擋用突起或上述止擋兼接著用突起具有熱硬化性，藉由在未達上述第1及第2凸塊電極之連接溫度且上述止擋用突起或上述止擋兼接著用突起開始硬化並展現出接著性之溫度，壓著使上述第1凸塊電極與上述第2凸塊電極接觸之上述第1半導體晶片與上述第2半導體晶片之層積體，而將上述第1凸塊電極與上述第2凸塊電極暫時固定，藉由在未達上述第1至第4凸塊電極之連接溫度且上述止擋用突起或上述止擋兼接著用突起開始硬化並展現出接著性之溫度，壓著使上述第1凸塊電極與上述第2凸塊電極暫時固定且使上述第3凸塊電極與上述第4凸塊電極接觸之上述第1半導體晶片、上述第2半導體晶片及上述第3半導體晶片之層積體，而將上述第3凸塊電極與上述第4凸塊電極暫時固定，一邊將上述凸塊電極間經暫時固定之上述第1半導體晶片、上述第2半導體晶片及上述第3半導體晶片之層積體加熱至上述第1至第4凸塊電極之連接溫度以上、且上述止擋用突起或上述止擋兼接著用突起之熱硬化溫度以上，一邊壓著。
[18] 如請求項16之層積型半導體裝置之製造方法，其中上述止擋用突起或上述止擋兼接著用突起具有熱硬化性，藉由在未達上述第1及第2凸塊電極之連接溫度且上述止擋用突起或上述止擋兼接著用突起開始硬化並展現出接著性之溫度，壓著使上述第1凸塊電極與上述第2凸塊電極接觸之上述第1半導體晶片與上述第2半導體晶片之層積體，而將上述第1凸塊電極與上述第2凸塊電極暫時固定，藉由在未達上述第1至第4凸塊電極之連接溫度且上述止擋用突起或上述止擋兼接著用突起開始硬化並展現出接著性之溫度，壓著使上述第1凸塊電極與上述第2凸塊電極暫時固定且使上述第3凸塊電極與上述第4凸塊電極接觸之上述第1半導體晶片、上述第2半導體晶片及上述第3半導體晶片之層積體，而將上述第3凸塊電極與上述第4凸塊電極暫時固定，藉由將上述凸塊電極間經暫時固定之上述第1半導體晶片、上述第2半導體晶片及上述第3半導體晶片之層積體加熱至上述止擋用突起或上述止擋兼接著用突起之熱硬化溫度以上之溫度，而使上述接著用突起或上述止擋兼接著用突起硬化，將以上述接著用突起或上述止擋兼接著用突起予以接著之上述第1半導體晶片、上述第2半導體晶片及上述第3半導體晶片之層積體，在上述第1至第4凸塊電極之連接溫度以上之溫度進行壓著或回焊。
[19] 如請求項16之層積型半導體裝置之製造方法，其中上述止擋用突起或上述止擋兼接著用突起具有熱硬化性，藉由在未達上述第1及第2凸塊電極之連接溫度且上述止擋用突起或上述止擋兼接著用突起開始硬化並展現出接著性之溫度，壓著使上述第1凸塊電極與上述第2凸塊電極接觸之上述第1半導體晶片與上述第2半導體晶片之層積體，而將上述第1凸塊電極與上述第2凸塊電極暫時固定，藉由將上述第1凸塊電極與上述第2凸塊電極暫時固定，且使上述第3凸塊電極與上述第4凸塊電極接觸之上述第1半導體晶片、上述第2半導體晶片及上述第3半導體晶片之層積體，一邊加熱至上述第1至第4凸塊電極之連接溫度以上且上述止擋用突起或上述止擋兼接著用突起之熱硬化溫度以上之溫度一邊壓著，而使上述第1凸塊電極與上述第2凸塊電極連接，同時使上述第3凸塊電極與上述第4凸塊電極連接。
[20] 如請求項11之層積型半導體裝置之製造方法，其中上述第1半導體晶片具有包含第5連接區域、及除上述第5連接區域以外之第5非連接區域、及設置於上述第5連接區域之第5凸塊電極且與上述第1表面相反側之第5表面，一邊將上述第1半導體晶片安裝於具有具備連接端子之表面之基板上，一邊將上述第5凸塊電極與上述連接端子連接，且將局部設置於上述第5表面之上述第5非連接區域及上述基板之上述表面之至少一區域內的接著用突起或止擋兼接著用突起，接著於上述第5非連接區域及上述基板之上述表面之另一區域，並於上述基板之上述表面與上述第1半導體晶片之上述第5表面之間之間隙填充底部填充樹脂。

类似技术:

公开号 | 公开日 | 专利标题

TWI499022B|2015-09-01|Laminated semiconductor device and manufacturing method thereof

US8941246B2|2015-01-27|Semiconductor device and manufacturing method thereof

TWI607514B|2017-12-01|Semiconductor device manufacturing method

US20160365336A1|2016-12-15|Semiconductor device including protective film over a substrate

TW201511209A|2015-03-16|半導體裝置及半導體裝置之製造方法

US20120241950A1|2012-09-27|Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus

JP2012216644A|2012-11-08|半導体装置及びその製造方法

JP2017022301A|2017-01-26|電子部品装置及びその製造方法

JP2012221989A|2012-11-12|半導体装置製造装置、及び半導体装置の製造方法

JP2013021058A|2013-01-31|半導体装置の製造方法

US20110316150A1|2011-12-29|Semiconductor package and method for manufacturing semiconductor package

JP2012009713A|2012-01-12|半導体パッケージおよび半導体パッケージの製造方法

TW201507098A|2015-02-16|半導體裝置及其製造方法

TWI658544B|2019-05-01|半導體裝置及半導體裝置之製造方法

JP2006222470A|2006-08-24|半導体装置および半導体装置の製造方法

TWI688067B|2020-03-11|半導體裝置及其製造方法

US10115693B2|2018-10-30|Solder layer of a semiconductor chip arranged within recesses

JP2013157363A|2013-08-15|積層型半導体装置

JP2014103244A|2014-06-05|半導体装置および半導体チップ

TWI724744B|2021-04-11|半導體裝置及半導體裝置之製造方法

JP2007134489A|2007-05-31|半導体装置の製造方法及び半導体装置

WO2020090601A1|2020-05-07|半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法

同族专利:

公开号 | 公开日

JP2013008963A|2013-01-10|

JP5814859B2|2015-11-17|

CN102800662B|2015-04-01|

US20140206144A1|2014-07-24|

US8710654B2|2014-04-29|

CN102800662A|2012-11-28|

TWI499022B|2015-09-01|

US9224713B2|2015-12-29|

US20130134583A1|2013-05-30|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

CN104637826A|2013-11-06|2015-05-20|株式会社东芝|半导体装置的制造方法|

TWI512862B|2013-03-25|2015-12-11|Toshiba Kk|Manufacturing method of semiconductor device|US6414384B1|2000-12-22|2002-07-02|Silicon Precision Industries Co., Ltd.|Package structure stacking chips on front surface and back surface of substrate|

US6581350B2|2001-03-12|2003-06-24|Ride Development Company|Floor construction for an amusement ride|

JP3914431B2|2001-12-26|2007-05-16|松下電器産業株式会社|半導体装置の製造方法|

JP4509486B2|2003-03-18|2010-07-21|セイコーエプソン株式会社|半導体装置の製造方法、半導体装置、及び電子機器|

US6825567B1|2003-08-19|2004-11-30|Advanced Semiconductor Engineering, Inc.|Face-to-face multi-chip flip-chip package|

TW200511531A|2003-09-08|2005-03-16|Advanced Semiconductor Eng|Package stack module|

JP4580730B2|2003-11-28|2010-11-17|ルネサスエレクトロニクス株式会社|オフセット接合型マルチチップ半導体装置|

US20050173807A1|2004-02-05|2005-08-11|Jianbai Zhu|High density vertically stacked semiconductor device|

JP3946200B2|2004-03-19|2007-07-18|日本メクトロン株式会社|電子部品の実装方法|

US7629695B2|2004-05-20|2009-12-08|Kabushiki Kaisha Toshiba|Stacked electronic component and manufacturing method thereof|

JP4477966B2|2004-08-03|2010-06-09|株式会社ルネサステクノロジ|半導体装置の製造方法|

CN100552948C|2004-12-28|2009-10-21|松下电器产业株式会社|半导体芯片的安装结构体和其制造方法|

JP5017930B2|2006-06-01|2012-09-05|富士通株式会社|半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法|

JP4435187B2|2007-02-05|2010-03-17|株式会社東芝|積層型半導体装置|

US8421244B2|2007-05-08|2013-04-16|Samsung Electronics Co., Ltd.|Semiconductor package and method of forming the same|

US7973310B2|2008-07-11|2011-07-05|Chipmos Technologies Inc.|Semiconductor package structure and method for manufacturing the same|JP5876000B2|2012-06-11|2016-03-02|株式会社新川|ボンディング装置およびボンディング方法|

US8957504B2|2013-03-15|2015-02-17|IP Enval Consultant Inc.|Integrated structure with a silicon-through via|

JP5847749B2|2013-03-21|2016-01-27|株式会社東芝|積層型半導体装置の製造方法|

US9679868B2|2013-06-19|2017-06-13|Taiwan Semiconductor Manufacturing Company, Ltd.|Ball height control in bonding process|

JP2015053406A|2013-09-09|2015-03-19|株式会社東芝|半導体装置|

US10153180B2|2013-10-02|2018-12-11|Taiwan Semiconductor Manufacturing Company, Ltd.|Semiconductor bonding structures and methods|

TWI534982B|2013-12-27|2016-05-21||Chip Stacking Structure Using Bond Sheet Adhesive Technology|

JP2015177007A|2014-03-14|2015-10-05|株式会社東芝|半導体装置の製造方法及び半導体装置|

JP6394021B2|2014-03-20|2018-09-26|富士通株式会社|電子装置、電子装置の製造方法及び電子部品の製造方法|

JP6276151B2|2014-09-17|2018-02-07|東芝メモリ株式会社|半導体装置|

KR102274742B1|2014-10-06|2021-07-07|삼성전자주식회사|패키지 온 패키지와 이를 포함하는 컴퓨팅 장치|

JP6479577B2|2015-05-29|2019-03-06|東芝メモリ株式会社|半導体装置|

JP2016225484A|2015-06-01|2016-12-28|株式会社東芝|半導体装置および半導体装置の製造方法|

KR20160142943A|2015-06-03|2016-12-14|한국전자통신연구원|반도체 패키지 및 반도체 패키지의 제조 방법|

JP6639188B2|2015-10-21|2020-02-05|ソニーセミコンダクタソリューションズ株式会社|半導体装置、および製造方法|

WO2017073630A1|2015-10-29|2017-05-04|日立化成株式会社|半導体用接着剤、半導体装置及びそれを製造する方法|

JP6515047B2|2016-03-11|2019-05-15|東芝メモリ株式会社|半導体装置及びその製造方法|

JP6753743B2|2016-09-09|2020-09-09|キオクシア株式会社|半導体装置の製造方法|

CN109690771A|2016-09-23|2019-04-26|东芝存储器株式会社|存储装置|

CN108630559B|2017-03-16|2020-09-08|中芯国际集成电路制造有限公司|晶圆键合方法以及晶圆键合结构|

US10381330B2|2017-03-28|2019-08-13|Silicon Storage Technology, Inc.|Sacrificial alignment ring and self-soldering vias for wafer bonding|

US10262933B2|2017-05-16|2019-04-16|Samsung Electronics Co., Ltd.|Semiconductor package|

JP2019129258A|2018-01-25|2019-08-01|浜松ホトニクス株式会社|半導体装置、及び半導体装置の製造方法|

JP2019165179A|2018-03-20|2019-09-26|東芝メモリ株式会社|半導体装置|

US10886147B1|2019-09-16|2021-01-05|Taiwan Semiconductor Manufacturing Co., Ltd.|Package structure and method for forming the same|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

JP2011117906||2011-05-26||

[返回顶部]